Verilog HDL数字系统设计

硬件描述语言(Hardware Description Language，HDL)已经不再是数字集成电路设计的专利，尤其是可编程逻辑器件(Programmalbe Logic Devices，PLDs)不断发展，数字系统设计方法也发生了巨大变化，采用硬件描述语言进行数字系统设计已经成为数字系统设计的主流
Verilog HDL数字系统设计

王建民 田晓华




1
 序言




序言
本书特色
随着微电子以及计算机技术的深入发展,传统的模拟电子电路的应用已经越来越少，数
字电路(系统)逐渐显式出越来越多的优势。比如数字信息更容易传输、存储和处理；数字系
统具有更强的抗干扰性。 数字器件价格也更加低廉。 数字系统设计已经成为所有电子信息类
专业学生必须掌握的基础能力。
硬件描述语言(Hardware Description Language，HDL)已经不再是数字集成电路设计的专
利，尤其是可编程逻辑器件(Programmalbe Logic Devices，PLDs)不断发展，数字系统设计方
法也发生了巨大变化，采用硬件描述语言进行数字系统设计已经成为数字系统设计的主流。
目前，数字电路基础经典教材基本是上世纪80年代左右编写的， 除介绍数字设计基础知
识外，这些教材主要讲授基于中小规模集成电路(Integrated Circuits，IC)(比如74系列)的数字
系统的分析和设计。 随着数字系统的规模和复杂度的不断提高， 现代的数字系统设计已经很
少使用中小规模IC作为设计的起点。另一方面，国内关于HDL著作绝大多数侧重于语法本身
的介绍或者，对于数字系统(电路)设计原理以及方法则涉及较少。
本书主要介绍基于Verilog HDL的数字系统设计的基本原理和方法。 内容主要涉及(1)基于
VerilogHDL的数字系统设计的基本概念；(2)基于Verilog HDL的组合逻辑设计；(3)基于Verilog
HDL规则时序逻辑电路设计；(4)有限状态机设计；(5)数据通道和控制