FPGA系列教程

1、先了解FPGA和Verilog，知道这两个东西能做什么，用在哪里。

2、知道FPGA和Verilog的重要性后，您得抓紧时间学习了，一万年不太久，只争朝夕！

3、如何学习FPGA和Verilog呢，最好有个导师指导，但是，这个一般可遇不可求。没有导师辅导的情况下，只能靠自己，这里建议大家买个开发板学习。开发板会送很多资料，还有程序以及硬件知识，对您学习FPGA和Verilog有非常大的帮助，只有动手实践了，学到的东西才是您自己的。
4、购买开发板之后，遇到问题可以咨询卖家，一般来讲服务都是比较好的。
5、买到开发板之后，先对Altera的芯片有个基本了解，知道FPGA有AS和JTAG两种下载模式，然后安装配套软件，初期安装QUARTUS即可，后期可以安装NIOS II和Modelsim。
6、程序安装完成后（需要按照破解说明进行破解哦），可以跑几个光盘里的基本功能程序，大概有个感觉，此时需要掌握如何下载程序到FPGA里面哦。
7、现在可以学习Verilog了，Verilog我们的光盘里有视频教程，挨着看就好了，ZLG的视频很好的，主要掌握基本的语法就可以了，太复杂的暂时不要去花时间，我写了5年的代码，几个大型项目，都不需要用到非常复杂的语法。另外有啥不懂的直接问我。
8、如果您没有数字电路基础，那需要把光盘里的基本程序（门电路、组合逻辑）掌握哦，有基本的数字电路基础也可以再复习下。
9、现在可以对着提供的配套程序分析代码了，也可以自己试着写几个练手，要多写哦。
10、Verilog学习累了，就看看FPGA的基本结构，了解下什么是查找表LUT等基本的FPAG单元，知道ALTERA的系列型号，还是比较有意思的。
11、基本的程序会写之后，可以适当编写复杂的程序，我们的光盘里面分了几个阶段，就是针对不同阶段的您准备的。
12、RTL代码是需要验证的，需要编写测试环境进行UT单元测试，我们的光盘里也有配套资料的，好好学习吧。
13、现在您应该基本入门了，可以找几个大的程序练手吧，推荐SDRAM和CPU设计程序。
下载



第1章 简 介
本章介绍 Verilog HDL 语言的发展历史和它的主要能力。

1.1 什么是Verilog HDL？

Verilog HDL 是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的
数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之
间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构
组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模
语言。此外， Verilog HDL 语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设
计外部访问设计，包括模拟的具体控制和运行。
Verilog HDL 语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。
因此，用这种语言编写的模型能够使用 Verilog仿真器进行验证。语言从 C编程语言中继承了多
种操作符和结构。 Verilog HDL 提供了扩展的建模能力，其中许多扩展最初很难理解。但是，
Verilog HDL 语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然 ,
完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述。

1.2 历史

Verilog HDL 语言最初是于 1983年由 Gateway Design Automation 公司为其模拟器产品开
发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用，
Verilog HDL 作为一