低成本虚拟数字示波器设计

低成本虚拟数字示波器设计
摘要




低成本虚拟数字示波器设计

摘 要
随着电子技术的发展及人们在这方面学习和实践的深入,设计者在实践中所遇
到的问题日趋复杂,以致简单仪器已经无法解决。示波器无疑是解决这些问题的必
备仪器，但高昂的价格却限制了它的普及，特别是它在个人用户如从事电子设计
的工程师、学生中的普及。因此如何设计一款低成本的实用的示波器将是本文要
探讨的内容。
本文提出了一套完整的虚拟数字示波器硬件设计方案，并最终完成了低成本
虚拟数字示波器的设计，制作出虚拟数字示波器工程样机一台。
本数字示波器的带宽为 1MHz，采样速度最高 20Msa/s，精度 8 位，能测量 0
－20Vpp 的信号，档位在上位机软件控制下无接触自动切换。信号采集及存储电
路由 MSP430F247、EMP240（CPLD）、TLC5510、IS61LV256 等组成，在 FIFO
逻辑电路控制下自动完成触发电平捕获、数据高速存储、采样停止等。在
MSP430F247 控制下，系统完成协议解析、数据的读取、预处理，并最终将数据发
送到上位机显示。与此同时采样的开始与停止，采样的速率和触发门限等均由主
控制器 MSP430F247 控制。系统具有三种采样方式，能完成毛刺捕获。测试证明，
本设计能满足一般的测量应用。