首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > 关于Verilog的一堆资料

关于Verilog的一堆资料

资料介绍
关于Verilog的一堆资料

的基础知识
第一节
的基础语言知识
综述


硬件描述语言




是硬件设计人员和电子设计自动化

工具之间的界面 其主要目的是用来编写设计文件 建立电子系统行为级的仿真
模型 即利用计算机的巨大能力对用

建模的复杂数字逻辑进行仿真
然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表 根据
网表和某种工艺的器件自动生成具体电路 然后生成该工艺条件下这种具体电路的延时模
型 仿真验证无误后 用于制造 芯片或写入
和 器件中

技术领域中把用
语言建立的数字模型称为软核 把用

建模和综合后生成的网表称为固核
对这些模块的重复利用缩短了开发时间
提高了产品开发率 提高了设计效率
随着 平台上的
工具的发展 平台上的

仿真综合性
能已相当优越 这就为大规模普及这种新技术铺平了道路 目前国内只有少数重点设计单
位和高校有一些工作站平台上的
工具 而且大多数只是做一些线路图和版图级的仿
真与设计 只有个别单位展开了利用

模型 包括可综合和不可综合
的 进行复杂的数字逻辑系统的设计 随着电子系统向集成化 大规模 高速度的方向发

语言将成为电子系统硬件设计人员必须掌握的语言




传统的用原理图设计电路的方法已逐渐消失 取而代之
语言正被人们广泛接受
出现这种情况有以下几点原因
电路设计将继续保持向大规模和高复杂度发展的趋势 ! 年代"设计的规模将达到百万
门的数量级 作为科学技术大幅度提高的产物"芯片的集成度和设计的复杂度都大大增加
芯片的集成密度已达到一百万个晶体管以上 为使如此复杂的芯片变得易于人脑的理解
用……
标签:xinlinxFPGAVerilog
关于Verilog的一堆资料
本地下载

评论