PCIE 3.0的发射机物理层测试

PCIE 3.0的发射机物理层测试
胡为东系列文章之九暨 PCIE 3.0 系列文章之一


PCIE 3.0 的发射机物理层测试


Teledyne LeCroy 胡为东

一、PCIE 3.0 与 PCIE 2.0
PCIE 3.0 相对于它的前一代 PCIE 2.0 的最主要的一个区别是速率由 5GT/s 提升到了
8GT/s。为了保证数据传输密度和直流平衡以及时钟恢复，PCIE 2.0 中使用了 8B/10B 编码，
即将每 8 位有效数据编码为 10 位数据进行传输，这样链路中将会有 20%信息量是无效的，
即使得链路的最大传输容量打了 20%的折扣。而速率提升的目的是为了更快的传输数据，
编码方式也不可或缺，因此在 PCIE 3.0 中还通过使用 128B/130B 的编码方式（无效信息量
减低为 1.5625%） ，同时使用加扰的方式（即数据流先和一个多项式异或得到一个更加随机
性的数据， 到接收端使用同样的多项式将其恢复出来） 来实现数据传输密度和直流平衡以及
时钟恢复的实现。 另外一个区别是，PCIE 3.0 规范已经要求接收机测试为必测项目， 而 PCIE
2.0 是选测项目。下表所示为 PCI Express 2.0 与 PCI Express 3.0 的主要不同点的对比。




二、PCIE 3.0 发射机物理层测试
PCIE 3.0 发射机测试项目，如下图（力科的一致性测试软件中包含的测试项目）所示为
PCIE 3.0 的 CEM 规范（Ver0.3）以及 PCIE 3.0 的基本规范（Rev3.0，Ver0.9）中规定的发射
机测试项目。
 1.TxEQ Preset 测试（Test 1.