基于双核Nios II系统的数字预失真器设计

基于双核Nios II系统的数字预失真器设计

基于双核 Nios II 系统的数字预失真器设计
曾德军，石栋元，李金政，夏威，何子述
（电子科技大学电子工程学院，成都，611731）
摘要：设计了一种基于双核 Nios II 系统的数字预失真器（DPD）
。在 FPGA 中构建多查找表
结构实现了基于记忆多项式模型的 DPD；采用双核处理器完成并行 RLS 算法处理，保证了
DPD 模型参数提取过程的执行效率。实验结果验证该系统能够对功放的非线性进行较好补
偿。
关键词：FPGA 数字预失真器（DPD） ；功率放大器（PA）；片上可编程系统（SOPC）
；
双核 Nios II；并行递归最小二乘（RLS）算法

中图分类号：TN919.8 文献标识码：A



A Digital Predistorter Based on the Dual-core Nios II System
ZENG De-jun, SHI Dong-yuan, LI Jin-zheng XIA Wei, HE Zi-shu
(School of Electronic Engineering, University of Electronic Science and Technology of China , Chengdu