高输出频率GPS接收机FPGA优化设计-嵌入式系统-电子产品世界
首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 高输出频率GPS接收机FPGA优化设计

高输出频率GPS接收机FPGA优化设计

资料介绍
高输出频率GPS接收机FPGA优化设计
原创性声明
声明:本论文《高输出频率 GPS 接收机 FPGA 优化设计》是作者在导师的指导下进行的研
究工作及取得的研究成果。除文中已经注明引用的内容外,不包含其他人已经发表或撰写过
的研究成果

高输出频率 GPS 接收机 FPGA 优化设计
李英飞,丁继成 1,赵琳 1
(哈尔滨工程大学 自动化学院,黑龙江 哈尔滨 150001)
(1.指导老师)
摘 要:为使 DSP 芯片有充裕的资源和时间用于复杂的导航计算,输出高频率的解算结果,
论文通过资源优化,只采用 FPGA 逻辑电路实现了 GPS 信号的捕获、跟踪、帧同步、卫星自
动搜索、伪距信息生成等基带处理功能,并整理了电文、历书、伪距信息、多普勒频移的格
式,方便传输。实验表明,论文提出的实现方案可行有效,定位频率可达 100 Hz。
关键字:相干积分;滤波器调整;帧同步;伪距生成
中文分类号:TN965.5 文献标识码:B


Optimization of FPGA-based
High-output Frequency GPS Receiver
LI Ying Fei, DING Ji Cheng, ZHAO Lin
(College of Automation, Harbin Engineering University, Harbin 150001, China)
Abs……
标签:GPSFPGA
高输出频率GPS接收机FPGA优化设计
本地下载
解决方案

评论