MT-025：ADC架构VI：折叠型ADC.pdf

简介
“折叠”架构是各种串行或每级一位架构中的一种。有多种架构可以使用每位一级技术来执
行模数转换，基本原理如图1所示。每级一位、无误差校正机制的多级流水线式分级ADC
基本上就是一个每级一位转换器。实践中，此类流水线式转换器一般使用每级1.5位方法
来提供误差校正功能(详见参考文献1)。
在每级一位ADC中，输入信号在整个转换周期中必须保持恒定。共有N级，每级都有一个
“位”输出和一个“残余”输出。上一级的残余输出是下一级的输入。最后一位通过一个比较
器检测，如图所示。
MT-025
指南

ADC架构VI：折叠型ADC
作者：Walt Kester

简介

“折叠”架构是各种串行或每级一位架构中的一种。有多种架构可以使用每位一级技术来执
行模数转换，基本原理如图1所示。每级一位、无误差校正机制的多级流水线式分级ADC
基本上就是一个每级一位转换器。实践中，此类流水线式转换器一般使用每级1.5位方法
来提供误差校正功能(详见参考文献1)。

在每级一位ADC中，输入信号在整个转换周期中必须保持恒定。共有N级，每级都有一个
“位”输出和一个“残余”输出。上一级的残余输出是下一级的输入。最后一位通过一个比较
器检测，如图所示。

VREF

ANALOG
INPUT R1 R2
SHA STAGE STAGE STAGE
1 2 N-1