首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 利用 CoolRunner CPLD 设计 16b/20b 编码器/解码器

利用 CoolRunner CPLD 设计 16b/20b 编码器/解码器

资料介绍
利用 CoolRunner CPLD 设计 16b/20b 编码器/解码器
Application Note: CoolRunner

R
Design of a 16b/20b Encoder/Decoder
Using a CoolRunner XPLA3 CPLD
XAPP336 (v1.3) January 15, 2003


Summary This document details the VHDL implementation of a fibre channel byte-oriented transmission
encoder and decoder in a Xilinx CoolRunner XPLA3 CPLD. CoolRunner CPLDs are the
lowest power CPLDs available today and can be utilized in any network design wh
标签:xilinxfpga
利用 CoolRunner CPLD 设计 16b/20b 编码器/解码器
本地下载

评论