首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 模拟IC/电源 > PDN设计和FPGA收发器性能

PDN设计和FPGA收发器性能

资料介绍
本文档介绍在电源分配网络(PDN) 设计中采用现代开关稳压器的优势,利用这些优势获得最佳FPGA 收发器性能。本白皮书为怎样在低噪声应用中选择稳压器提供指南,还包括一个测试案例,展示不同类型稳压器和电源线配置的收发器性能。
PDN 设计和 FPGA 收发器性能


WP-01155-1.0 白皮书




本文档介绍在电源分配网络 (PDN) 设计中采用现代开关稳压器的优势,利用这些优势
获得最佳 FPGA 收发器性能。本白皮书为怎样在低噪声应用中选择稳压器提供指南,还
包括一个测试案例,展示不同类型稳压器和电源线配置的收发器性能。


引言
面向收发器 (SERDES) FPGA 的 PDN 设计对电源有严格的要求,需要干净的电压源。虽
然低功耗应用中通常采用低泄漏 (LDO) 线性稳压器,但这一方法必须仔细的隔离电压
源。电路板设计人员在这些应用中必须全面考虑电压源隔离和电压源共享问题。隔离
度较高时,会增加稳压器的数量,而太多的共享则会影响性能。如果 PDN 稳压不够,
那么,收发器的性能会受到很大影响。因此,正确的选择稳压器和电源配置对于实现
PDN设计和FPGA收发器性能
本地下载

评论