首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 采用28-nm FPGA 实现TeraFLOPS

采用28-nm FPGA 实现TeraFLOPS

资料介绍
近年来随着技术的进步,首次能够通过使用FPGA 轻松实现高性能浮点信号处理。 目前,几乎所有基于FPGA 的信号处理都使用定点运算来实现。 本白皮书介绍FPGA 浮点
技术现在不仅实用,而且,在一片FPGA 上实现了每秒一兆浮点运算(teraFLOPS)。
采用 28-nm FPGA 实现 TeraFLOPS


WP-01142-1.0 白皮书




近年来随着技术的进步,首次能够通过使用 FPGA 轻松实现高性能浮点信号处理。 目
前,几乎所有基于 FPGA 的信号处理都使用定点运算来实现。 本白皮书介绍 FPGA 浮点
技术现在不仅实用,而且,在一片 FPGA 上实现了每秒一兆浮点运算 (teraFLOPS)。


引言
Altera 28-nm Stratix V FPGA 系列实现了性能远远优于以前的定点和浮点数字信号
处理 (DSP) 功能。 FPGA 一个关键特性是 Altera 新的精度可调 DSP 体系结构,高效的
支持定点和浮点实现。
但是,仅有 FPGA 资源和体系结构是不够的。 Verilog 和 VHDL 基本上还不足以支持浮
点表征,目前也没有综合工具来支持浮点运算。 此外,用于浮点处理器……
采用28-nm FPGA 实现TeraFLOPS
本地下载

评论