LVDS系统电路板设计指南

本白皮书介绍使用Altera ® FPGA 设计低电压差分信号(LVDS) 电路板的基本PCB 布板指南。
LVDS 系统电路板设计指南


WP-DESLVDS-2.0 白皮书




本白皮书介绍使用 Altera FPGA 设计低电压差分信号 (LVDS) 电路板的基本 PCB 布板指南。


引言
LVDS 是高速、低电压、低功耗和低噪声通用 I/O 接口标准。 低电压摆幅和差分电流模式输出
显著降低了电磁干扰 (EMI)。 这些输出有较快的边沿速率，使信号通路起到了传输线的作用。
因此，超高速电路板设计和差分信号理论对于设计含有 Altera FPGA 并集成了 LVDS 的电路板
非常有用。 此外，在设计 LVDS 电路板时，还需要考虑差分走线、阻抗匹配、交叉串扰和 EMI
等多种因素。


差分走线
LVDS 采用了差分传输机制，每一 LVDS 信号使用两条走线。 这两条走线之间的电压差定义了
LVDS 信号值。 在对电路板布板时，请按照以下指南进行操作，以便在差分走线上成功的传输
LVDS 信号。
■ 为尽量减小反射，维持接收器的