选择适合您 FPGA设计的I/O体系结构

最新FPGA 处理速度的提高甚至可以允许设计人员能够灵活地创建自己的、针对应用的高速总线。
然而，这些设计师随即必须面对高速I/O 的挑战。通道间时滞、抖动以及数据窗口大小等因素都限制了FPGA 的实际数据速率要低于理论值。针对这些问题, FPGA 系统设计人员延续过去在ASIC 上的做法,采用能减少这些影响因素的I/O 体系结构。
这篇应用指南介绍今天最流行的I/O 体系结构, 和会使各种体系结构I/O 性能变差的因素。最后还将介绍如何针对您的应用选择最合适的I/O 体系结构。

选择适合您 FPGA 系统的
I/O 体系结构

应用指南 1500




目录 引言 然而，这些设计师随即必须面
即使在几年前, 设计师还主要是 对高速 I/O 的挑战。通道间时滞、抖
引言.................................................... 1
把FPGA作为设计原型的工具。 但随 动以及数据窗口大小等因素都限制
I/O 时钟体系结构................................ 2
着近十年来 FPGA 数据速率的迅速 了 FPGA 的实际数据速率要低于理
同步时钟......................................... 2
源同步时钟..