首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 其他IC/制程 > 采用一组RTL以及综合/时序约束完成功能等价的FPGA和ASIC

采用一组RTL以及综合/时序约束完成功能等价的FPGA和ASIC

资料介绍
电子系统设计人员使用FPGA 来实现他们的原型开发,利用器件的可编程能力验证硬件和软件。一旦设计准备好进行量产时,设计人员寻找某类ASIC 以达到功耗、性能和成本目标,特别是,能够提供硬件平台和工具包的ASIC,支持目前采用了FPGA 的设计,可以使用相同的I/O、存储器资源和IP。依据这些标准,设计人员降低了ASIC 设计出现功能或者时序错误的风险。本文讨论Altera HardCopy ASIC 的发展、体系结构和功能,它作为封装和引脚兼容FPGA 匹配器件,非常适合实现设计量产。
白皮书

采用一组 RTL 以及综合 / 时序约束产生功能等价的 FPGA 和 ASIC

电子系统设计人员使用 FPGA 来实现他们的原型开发,利用器件的可编程能力验证硬件和软件。一旦设计
准备好进行量产时,设计人员寻找某类 ASIC 以达到功耗、性能和成本目标,特别是,能够提供硬件平台和
工具包的 ASIC,支持目前采用了 FPGA 的设计,可以使用相同的 I/O、存储器资源和 IP。依据这些标准,
设计人员降低了 ASIC 设计出现功能或者时序错误的风险。本文讨论 Altera HardCopy ASIC 的发展、体系结
构和功能,它作为封装和引脚兼容 FPGA 匹配器件,非常适合实现设计量产。

引言
Altera 于 2001 年率先推出具有“无缝原型开发”功能的 180-nm CMOS 技术 HardCopy 系列 ASIC。设计第一
代 HardCopy ASIC 产品的初衷是 “加强” FPGA 的查找表 (LUT) 结构,使用少量定制互联层,通过直接
连线 (ASIC) 互联来替代可编程交换架构。 FPGA 原型中经过 “强化”的其他逻辑模块包括 I/O、锁相环
(PLL)、存储器以及串化器 / 解串器 (SERDES) 通道等,这些都原封不动地应用在 HardCopy ASIC 中。自
从推出第一代器件后, Altera 又推出了基于 130-nm、 90-nm 和 40-nm CMOS 技术的后续 HardCopy ASIC 产
品。HardCopy ASIC 与逻辑门阵列技术有相似的地方,预先作好了部分公共 “基本”逻辑。某一设计的投
标签:AlteraFPGAASIC时序约束
采用一组RTL以及综合/时序约束完成功能等价的FPGA和ASIC
本地下载

评论