针对调试的设计规划：FPGA动态探头 设计指南

FPGA 动态探头具有极佳的使用灵活性，您只需将它的几个引脚连接到逻辑分析仪或混合信号示波器(MSO) ，便可查看许多内部设计信号。它与高级逻辑分析物理探测及全面而高级的触发共同组成了一个功能强大的组合，可轻松找出非常难找
的 FPGA 漏洞和缺陷。
在设计期间进行调试规划将使您最充分的使用 FPGA 动态探头。规划可将 FPGA 调试端口变成一个可靠、简单、有效的观察端口，以便进行在线验证。本文档就旨在帮助您完成这个规划过程。
针对调试的设计规划 :
FPGA 动态探头
设计指南




目录 简介 在设计期间进行调试规划将使
简介 ................................................ 1 您最充分的使用 FPGA 动态探头。规
FPGA 动态探头具有极佳的使用
划 可 将 FPGA 调 试 端 口 变 成 一 个 可
FPGA 调试规划 ............................. 2 灵活性，您只需将它的几个引脚连
靠、简单、有效的观察端口，以便