MAX5290-MAX5295，MAX5580-MAX5585，MAX5590-MAX5595用户可编程DAC程序员手册

摘要：本程序员手册提供MAX5290-MAX5295，MAX5580-MAX5585，MAX5590-MAX5595用户可编程D/A转换器(DAC)的详细时序图和高级编程特性。
MAX5290-MAX5295 ，MAX5580-MAX5585 ，MAX5590-
MAX5595 用户可编程DAC程序员手册
Oct 12, 2004

摘要：本程序员手册提供MAX5290-MAX5295 ，MAX5580-MAX5585 ，MAX5590-MAX5595 用户可编程D/A转换器(DAC) 的详细时序图
和高级编程特性。

本手册为MAX5290-MAX5295 ，MAX5580-MAX5585 ，MAX5590-MAX5595 用户可编程D/A转换器(DAC) 提供详细的时序图和高级编
程特性。该系列的每一个器件共享一个非常灵活的3 ，4 或5 线串行接口，组成该接口的输入和输出信号为：

SCLK―串行时钟输入。根据不同的配置，数据可以在时钟的上升沿或下降沿，同步输入或输出串行接口。
DIN―串行数据输入。
CS ―低电平有效芯片选择。除DSP帧同步模式外，对于其他所有模式，CS 下降沿对应串行接口指令开始，CS 上升沿对应指令结
束。
DSP―DSP在上电复位序列结束时进行采样，其状态决定了为DIN 数据提供时钟的SCLK信号的有效沿。连接DSP至DV DD，
则SCLK上升沿时数据同步输入，连接DSP至DGND ，则SCLK下降沿数据同步输入。DSP也可进行有源驱动，在这种情况下，上
电复位后DSP的第一个上升沿将使能DSP帧同步模式。
UPIO1/UPIO2 ―该系列器件均有两个用户编程I/O 端口(UPIO1 和UPIO2) ，可以配置成包括串行数据输出端口在内的多种模式，
既可以读回(DOUTRB) ，也可以是菊花链(DOUTDC0 或DOUTDC1) 。

详细的时序规范和器件配置信息请参考MAX5290-MAX5295,MAX5580-MAX5585 或MAX55