首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 发射应用中多个高速、复用DAC的同步

发射应用中多个高速、复用DAC的同步

资料介绍
摘要:该篇应用笔记给出了多个具有多路输入或集成内插滤波器的高速复用数模转换器(DAC)的同步方法。这样的DAC用于I/Q上变频器或数字波束成形发射器中。这些DAC可提供数据时钟输出用于与数据源的同步。
发射应用中多个高速、复用DAC的同步
Mar 28, 2007

摘要:该篇应用笔记给出了多个具有多路输入或集成内插滤波器的高速复用数模转换器(DAC) 的同步方法。这样的DAC 用于I/Q 上变频器
或数字波束成形发射器中。这些DAC 可提供数据时钟输出用于与数据源的同步。


概述
在很多发射应用中必须产生多路相对相位准确已知的模拟输出。在正交调制器中( 图1) ,I和Q 通道必须具有明确的相位关系来实现镜频
抑制。图1 中,DAC1和DAC2的延迟必须匹配。使用数字波束成形技术的发射器需要准确地控制大量DAC 之间的相对相位。




图1. 使用多路复用DAC 的I/Q 发射器中的DAC 和第一上变频级

使用具有多路输入的DAC (MUX-DAC)如MAX19692 ,或具有数据时钟输出的内插DAC 时,输入数据速率为DAC 刷新速率
的1/N ,DAC 在一个或两个数据时钟跳变沿锁存数据。MAX19692 中N = 4 ,输入数据速率为DAC 刷新速率的1/4 。DAC 输出一个由输入
时钟经数字分频得到的数据时钟(DATACLK)。DAC 上电时,数字时钟分频器可在N 个状态的任意一个启动。如果使用多个DAC ,不
同DAC 的时钟分频器会在不同的状态启动,所以DAC 会在不同的时间锁存数据。除非这种情况被发现并校正,否则不同的DAC 输出数据
时相互之间可能会有一个或更多个时钟周期的延迟。如果每个DAC 的时钟分频器可以复位,那么这种情况可以避免,但是仍然会存在一
些问题。如果其中一个时钟分频器发生错误,DAC 会变得永久异相,除非执行一些错误状态检测方法。为了保证系统的可靠性,必须检
测相位错误状态并改正。如果DAC 工作于非常高速的状态下,那么复位信号与输入时钟的同步也可能是个难题。

图2所示是MAX19692 的时钟(CLKP ,CLKN) 和数据时……
发射应用中多个高速、复用DAC的同步
本地下载

评论