首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > MAX V CPLD

MAX V CPLD

资料介绍
同时实现了低成本、低功耗和高性能特性，Altera的MAX V CPLD是市场上价值比最高的器件。具有非易失体系结构，并且是市场上密度最大的CPLD,MAX V系列提供可靠的新特性，与竞争CPLD相比，总功耗降低了50%。
5M40Z 40 32

5M80Z 80 64

5M160Z 160 128

5M240Z 240 192

5M570Z 570 440

5M1270Z 1,270 980

5M2210Z 2,210 1,700
标签：Altera，CPLD，MAX，V
MAX V CPLD
本地下载

相关资源 Altera ，CPLD ，MAX

ADI AD9957变频器
ADI ADRF5534 MIMO 接收器前端 IC
ADI Pd 1240步进电机
ADI PD-1243步进电机
ADI LTM4712降压-升压稳压器
LPC24xx系列产品方案
LPC24XX外部存储器控制器驱动SDRAM
移植uIP1.0到LPC23xx/24xx
LPC24XX外部存储器总线例子
LPC24xx 微控制器功能介绍
该用户资料分享
使用Nios II软核处理器和Qsys进行嵌入式系统设计(Designing with the Nios II Processor and Qsys)PDF工程说明(3-3)
使用Nios II软核处理器和Qsys进行嵌入式系统设计(Designing with the Nios II Processor and Qsys)培训PPT(3-1)
使用Nios II软核处理器和Qsys进行嵌入式系统设计(Designing with the Nios II Processor and Qsys)实验工程(3-2)
【设计手册】Stratix IV器件ATLGX收发器设置指南(ALTGX Transceiver Setup Guide for Stratix IV Devices)
【用户指南】Altera收发器PHY IP核用户指南(Altera Transceiver PHY IP Core User Guide)
Altera产品目录V12.0
【用户指南】Altera锁相环(ALTERA_PLL)宏功能模块用户指南(Altera Phase-Locked Loop (ALTERA_PLL) Megafunction User Guide)
【设计手册】Altera时间驱动数据路径处理设计手册(Altera Event-Driven Datapath Processing Design Handbook)
【用户指南】ALTDLL和ALTDQ_DQS宏功能模块用户指南(ALTDLL and ALTDQ_DQS Megafunctions User Guide)
【小册子】40nm Stratix IV现场可编程门阵列和HardCopy IV专用集成电路(40-nm Stratix IV FPGAs and HardCopy IV ASICs)

相关新闻 Altera ，CPLD ，MAX

Altera发售新的MAX V CPLD系列
基于CPLD的任意波形发生器(05-100)
2008年9月26日，派睿与Altera签署亚太地区分销协议
一种基于CPLD的单片机脉冲信号源设计
派睿电子携手Altera，助力中国电子设计工程师提升FPGA设计能力
华禹公司在P1200便携式手持机中选用MAX IIZ CPLD

相关电路 Altera ，CPLD ，MAX

3525高频逆变器
教你一种可控硅调光的LED驱动电源电路设计
运用电流监测器的注意事项有哪些呐？
利用光电耦合器制作手机来电提醒器的电路图
DC-DC电源的精度是随着FPGA的精度越来越精密
1.5V至16V简易可调直流电源电路

相关视频

[nRF] Nordic推出两款新硬件产品，加速蜂窝产品开发
用Robei EDA工具设计的可重构机器人解决方案
第十八届全国智能车大赛独轮组预赛
第十八届全国智能车大赛摄像头组预赛
Create2024百度AI开发者大会都讲了什么？
选型指南ST STM32 H5

评论

下载排行
  • 本周
  • 本月
  • 总榜
快捷入口