首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 无线/通信 > Altera的40-nm FPGA收发器:满足系统带宽、功耗和BER要求

Altera的40-nm FPGA收发器:满足系统带宽、功耗和BER要求

资料介绍
Stratix IV GX和GT FPGA为高速串行链接提供可靠的解决方案,其集成收发器具有优异的抖动性能和抗噪声能力,同时降低了功耗。40-nm器件的关键优势包括:
所设计的48个收发器实现了最大系统带宽和最高功效
最低的抖动,降低了误码率(BER),提高了产品可靠性
更灵活的电路板设计
速率高达11.3Gbps的集成收发器
4-tap Tx
pre-emphasis

Serializer
Tx


4-tap Tx
equalization
PLL-based
Deserializer clock data recovery unit Rx

Adaptive dispersion
compensation engine
Continued from page 1




Copyright 2009 Altera Corporation. All rights reserved. Altera, the stylized Altera logo, specific device designations, and all other words and logos that ar
Altera的40-nm FPGA收发器:满足系统带宽、功耗和BER要求
本地下载

评论