首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 模拟IC/电源 > 印刷电路板(PCB)供电网络(PDN)设计方法

印刷电路板(PCB)供电网络(PDN)设计方法

资料介绍
本应用手册不但概述了组成供电网络的各种元件,而且还介绍了PCB 截止频率(FEFFECTIVE) 在设计一款高效系统供电解决方案中的作用。此外,本应用手册还描述了一些PCB 设计的权衡因素,同时介绍了您在电路板上组合多个电源轨时可以遵循的高级设计方法。
AN 574: 印刷电路板(PCB)供电网络
(PDN)设计方法



本应用手册不但概述了组成供电网络的各种元件,而且还介绍了 PCB 截止频率 (FEFFECTIVE) 在设计
一款高效系统供电解决方案中的作用。此外,本应用手册还描述了一些 PCB 设计的权衡因素,同时
介绍了您在电路板上组合多个电源轨时可以遵循的高级设计方法。


引言
您转到更小工艺尺寸时,电源电压会下降。这种电压下降有助于降低动态功耗。通过工艺改进,半导
体厂商们正逐渐地提高器件密度。这便带来总电流需求的增加。这种需求的增长反过来又在供电方面
形成诸多挑战,因为设计人员不得不满足日益苛刻的噪声要求来使器件正常运行。

图 1 显示了当您从 130 nm Stratix I 器件系列转到 40 nm Stratix IV 器件系列时,内核电源电压从
1.5 V 降至 0.9 V 的一个例子。由于器件密度的提高,从 Stratix I 器件转到 Stratix IV 器件带来总电
流增加。Stratix I 器件系列的逻辑元件 (LE) 最大数目为 79 K,而 Stratix IV 器件系列的 LE 最大数
目为 681 K,增加了约 8.6 倍。

图 1、工艺尺寸变化带来的内核电压下降




供电网络
供电网络的目的是为芯片上的有源器件提供无噪电源和参考电压。 与 ASIC 类似,现场可编程门阵列
(FPGA) 器件需要无噪电源,来满足其最大工作频率 (fMAX) 要求。图 2 显示了一个系统供电网络的
简单表现形式。




2009 Altera Corporation
……
标签:AlteraPCBPDN无噪电源去耦
印刷电路板(PCB)供电网络(PDN)设计方法
本地下载
解决方案

评论