约束并分析Stratix IV, Stratix III, Arria II GX和Cyclone III器件外部存储器接口时序

对于当今的高速存储器件，难以保证其外部存储器接口能够满足各种时序要求。Altera®提供外部存储器物理层接口(PHY)，这一ALTMEMPHY宏功能结合了源同步和自校准电路来提高系统时序余量，从而解决了这一难题。物理层接口是一种即插即用解决方案，使用功能强大的Quartus® II TimeQuest时序分析器进行时序约束和分析。这一PHY宏功能结合Cyclone® III、Stratix® IV、Stratix III和Arria® II GX FPGA的各种器件特性，简化了外部存储器接口的实现。本文档中所有Stratix IV和Stratix III器件的信息分别适用于HardCopy® IV和HardCopy III器件。
AN 438: 约束并分析 Stratix IV, Stratix III,
Arria II GX 和 Cyclone III 器件
外部存储器接口时序



引言
对于当今的高速存储器件，难以保证其外部存储器接口能够满足各种时序要求。Altera提供外部存储器
物理层接口(PHY)，这一 ALTMEMPHY 宏功能结合了源同步和自校准电路来提高系统时序余量，从而解
决了这一难题。物理层接口是一种即插即用解决方案，使用功能强大的 Quartus II TimeQuest 时序分析
器进行时序约束和分析。这一 PHY 宏功能结合 Cyclone III、Stratix IV、Stratix III 和 Arria II GX FPGA
的各种器件特性，简化了外部存储器接口的实现。本文档中所有 Stratix IV 和 Stratix III 器件的信息分别
适用于 HardCopy IV 和 HardCopy III 器件。

本应用笔记详细介绍了与外部存储器接口总体性能有关的各种时序通路，以及 ALTMEMPHY 宏功能分析
这些通路时使用的时序约束和时序分析。本文档介绍的内容适用于 Cyclone III、Stratix IV、Stratix III 和
Arria II GX 器件。

这一应用笔记主要介绍基于 ALTMEMPHY 的外部存储器接口时序约束。关于基于 ALTDQ_DQS 宏功能
的外部存储器接口以及其他源同步接口时序约束和分析的详细信息