标准单元 ASIC 至 FPGA 设计方法和指南

传统标准单元ASIC的设计成本每年都在增加。除了流片(NRE)和模板成本，开发成本也随着设计复杂度的提高而不断攀升。标准单元ASIC设计中的功耗、信号完整性、时钟树综合以及制造缺陷等问题会带来很大风险，延迟产品面市时间。FPGA能够降低重制风险，减小NRE成本，从而避免了产品延迟面市问题，比传统标准单元ASIC开发更具竞争力。
AN 311: 标准单元 ASIC 至 FPGA
设计方法和指南

AN-311-3.1 Application Note



引言

传统标准单元ASIC的设计成本每年都在增加。除了流片(NRE)和模板成本，开发成本也
随着设计复杂度的提高而不断攀升。标准单元ASIC设计中的功耗、信号完整性、时钟
树综合以及制造缺陷等问题会带来很大风险，延迟产品面市时间。FPGA能够降低重制
风险，减小NRE成本，从而避免了产品延迟面市问题，比传统标准单元ASIC开发更具
竞争力。

可编程逻辑从用作胶合逻辑发展到今天的FPGA，单个器件已足够实现完整的系统设计。
随着逻辑门数量显著增加，各种功能大幅度提高，FPGA足以实现以前只有ASIC器件才
能完成的功能。图1显示了FPGA的应用推动了高密度器件、知识产权(IP)集成以及高速
I/O互联技术的迅速发展。这些因素使得FPGA在数字系统中发挥了关键作用。随着数百
万逻辑门FPGA体系结构的出现，在各种第三方EDA工具的支持下，您可以使用类似于
传统标准单元ASIC器件的设计流程，在FPGA中开发可编程芯片系统(SOPC)。而且，

随着Altera Stratix 系列FPGA的面市，FPGA设计还可以无缝移植到HardCopy
ASIC。

图1.从1985年到现在的FPGA器件应用