首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 一种高速I2C总线从器件接口IP核的设计与实现

一种高速I2C总线从器件接口IP核的设计与实现

资料介绍
摘要:本文介绍了I2C总线的工作过程,使用图形化设计工具,采用HDL-Verilog高级硬件描述语言按照自顶向下的设计方法完成了I2C从器件模式的IP核设计。通过特殊的设计思路,可实现高速数据传输。对此IP核用FPGA进行了验证,最终把它作为一个独立IP成功的应用于ASIC芯片设计中。
关键词:I2C总线;IP核;FPGA;HDL-Verilog
DOI: 10.3969/j.issn.1005-5517.2011.06.012
……
标签:FPGAI2C总线IP核
一种高速I2C总线从器件接口IP核的设计与实现
本地下载

评论

权仔· 2011-08-08 10:35:54
hao
权仔· 2011-08-08 10:34:48
hao