首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 测试测量 > USB 3.0的阻抗和插损测试

USB 3.0的阻抗和插损测试

资料介绍
USB 3.0的阻抗和插损测试
USB 3.0 线缆和连接器的阻抗和插损测试
美国力科公司

下一代串行数据标准采用的高速率已经进入到微波领域。比如,即将到来的 SuperSpeed
USB(USB 3.0)通过双绞线对线缆传输速的率就达到了 5Gb/s。通过连接器和线缆传输如此高的
速率必须考虑通道的不连续性引起的失真。为了将失真程度保持在一个可控的水平,标准规定
了线缆和连接器对的阻抗和回波损耗。最新的测量使用 S 参数 S11 表征而且必须归一化到线缆
的 90 欧姆差分阻抗。

当测量 USB 3.0 通道的 S 参数时,可选的仪器是时域反射计或 TDR。TDR 系统通常往待测器件
注入一个阶跃电压信号然后测量是时间函数的反射电压。差分测量通过产生极性相反可相对定
时的阶跃电压对实现。这篇文章中谈到的都是差分信号。

反射电压与发射器和待测器件之间的阻抗失配成比例,关系如下式:

Vr (t ) (Z Z L (t ))
= ρ (t ) = 0 (1)
Vi (t ) (Z 0 + Z L (t ))
Z0 是源阻抗,ZL(t)是待测器件的阻抗,ρ(t)是反射系数,Vr(t)/Vi(t)是入射和发射电压的比率。
式(1)假设到待测器件的源,线缆和连接器都是匹配的,但事实上这种情况很少见。为了补偿线
缆和连接器的不理想,参考平面校正(基线校正)通常进行开路,短路,负载校准。调整式 (1)
可以得到待……
标签:力科USB3.0
USB 3.0的阻抗和插损测试
本地下载

评论

speedconn· 2010-04-12 16:48:50
资料是我要的,顶一下