首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > CADENCE ALLEGRO 内层平面切割方法

CADENCE ALLEGRO 内层平面切割方法

资料介绍
电子教程课件
上海聚锐电子科技有限公司


TECHNICAL DOCUMENTS Focus On Excellence & Satisfaction
An EDA Comprehensive Services Company




CADENCE ALLEGRO
内层平面切割方法




文件编号:1-TD-06-01-002-01
应用范围:Cadence Allegro 15.5
作 者:AW
版 本:A1.0
日 期:2007-10-12




FOCTEL TECHNOLOGIES

www.foctel.com
上海聚锐电子科技有限公司




Cadence Allegro 内层平面切割方法

1. 技术背景
在 4 层或 4 层以上的 PCB 设计中,我们一般都会设置 2 层或 2 层以上的 Plane,例如以一
个 4 层板为例,最常见的叠层是 TOP-GND-VCC-BOTTOM,这里 TOP 和 BOTTOM 是信号
层,我们一般会在这两层走信号线,而 GND 和 VCC 一般情况下,则是 Plane,所谓 Plane,也
就是这两层不走线(特殊情况除外),而是铺大面积铜。
Cadence Allegro
CADENCE ALLEGRO 内层平面切割方法
本地下载

评论