首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > 高速数据采集系统中的存储与传输控制逻辑设计

高速数据采集系统中的存储与传输控制逻辑设计

资料介绍
缓存/存储技术

高速数据采集系统中的存储与传输控制逻辑设计
发布日期:2008-5-20 22:13:53 文章来源:搜电 浏览次数: [pic]98
[pic][pic][pic]
高速数据采集系统中的存储与传输控制逻辑设计
 
作者:童子权 哈尔滨理工大学测控技术与通信工程学院

  随着信息科学的飞速发展,数据采集和存储技术广泛应用于雷达、通信、遥测遥感
等领域。在高速数据采集系统中,由ADC转换后的数据需要存储在存储器
中,再进行相应的处理,保证快速准确的数据传输处理是实现高速数据采集的一个关键
。由于高速ADC的转换率很高,而大容量RAM相对ADC输出速度较慢,
保持高速数据存储过程的可靠性、实时性是一个比较棘手的问题。对于数据采集系统中
的大容量高速度数据存储、传输,本文提出一种基于FPGA的多片RAM实
现高速数据的存储和传输的方案,并应用于1GS/s数据采集系统中,实现了以低成本RAM
完成高速实时数据存储系统的设计。
 
方案选择

  高速的数据采集速度是保证数据采集精度的标准,但往往在数据处理时并不需要以
同样的速度来进行,否则对硬件的需求太高,成本也较高。这就需要有一个数据缓存单
元,将数据有效地存储,再根据系统需求进行数据处理。

  通常构成高速缓存的方案有三种。第一种是FIFO(先进先出)方式。FIFO存储器就像
数据管道一样,数据从管道的一头流入,从另一头流
出,先进入的数据先流出。FIFO具有两套数据线而无地址线,可在其一端写操作而在另
一端读操作,数据在其中顺序移动,因而能够达到很高的传输速度和效
率,且由于省去了地址线而有利于PCB板布线。缺……
高速数据采集系统中的存储与传输控制逻辑设计
本地下载

评论