首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > 高功率电路板设计技术探索

高功率电路板设计技术探索

资料介绍
EDA

高功率电路板设计技术探索
发布日期:2009-3-8 11:12:19 文章来源:搜电 浏览次数: [pic]105
[pic][pic][pic]   
安全性与不会妨害其它电子设备是设计高功率印刷电路板首要重点,所谓安全性包含电
路无燃烧与触电之虞,此外在相同筐体内不会造成其它电路误动作,或是妨害其它电子
设备的正常动作,也是必需注意的基本要项。有关安全性与对其它电子设备的干扰问题
,事实上UL规范与EMC规范都有详细的规定,为了符合UL与EMC的规范因此设计印刷电路
板时,必需充分掌握安全规范的各项细节,尤其是噪讯(noise)造成的电路误动作,造成
事后对策非常频繁的场合,往往是设计印刷pattern时未作事前检讨所致。如果电路设计
与印刷pattern设计分属不同单位时,电路设计者必需与印刷pattern设计者作充分的事
前沟通。根据以往的经验显示pattern设计者一昧依循常识,解读未作详细说明的项目时
,经常会招致严重的设计挫败。有鉴于此本文要深入探讨有关高功率印刷电路板的设计
技巧。
 
高功率印刷电路板的十大基本设计要领
避免拉伸pattern,尽量削减多余铜箔
削减多余铜箔
一般认为所谓的pattern设计,直觉上祇是单纯的pattern
layout,然而设计高功率印刷电路板的pattern并非单纯的pattern
layout,当电压施加于电路时,电路板板上的各pattern之间的间隔设计,亦即如何削减
多余铜箔才是设计高功率印刷电路板的主要技巧。
降低pattern阻抗
为何不铺设pattern主要目的是要降低pattern阻抗(impedance),由于削减多余铜箔可使
pattern幅宽变粗,铜箔面积变大直流阻抗变小。此外围绕pattern的面积变小,相对的
pattern的阻抗(impedance)变小,整体而言阻抗可大幅减少。
高功率电路板设计技术探索
本地下载

评论