首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > PCB Layout and SI设计问答

PCB Layout and SI设计问答

资料介绍
EDA/PLD

1.如何实现高速时钟信号的差分布线?
在高速设计中,如何解决信号的完整性问题?差分布线方式是如何实现的?对于只有一
个输出端的时钟信号线,如何实现差分布线?

专家解答:
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻
抗(output
impedance),走线的特性阻抗,负载端的特性,走线的拓朴(topology)架构等。解决的
方式是靠端接(termination)与调整走线的拓朴。
差分对的布线有两点要注意,一是两条线的长度要尽量一样长,另一是两线的间距(此间
距由差分阻抗决定)要一直保持不变,也就是要保持平行。平行的方式有两种,一为两条
线走在同一走线层(side-by-side),一为两条线走在上下相邻两层(over-
under)。一般以前者side-by-side实现的方式较多。
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端
的时钟信号是无法使用差分布线的
[pic]

2.关于高速差分信号布线.在pcb上靠近平行走高速差分信号线对的时候,在阻抗匹配的
情况下,由于两线的相互耦合,会带来很多好处。但是有观点认为这样会增大信号的衰
减,影响传输距离。是不是这样,为什么?我在一些大公司的评估板上看到高速布线有
的尽量靠近且平行,而有的却有意的使两线距离忽远忽近,我不懂那一种效果更好。我
的信号1GHz以上,阻抗为50欧姆。
在用软件计算时,差分线对也是以50欧姆来计算吗?还是以100欧姆来算?接收端差分线
对之间可否加一匹配电阻?谢谢!

专家解答:
会使高频信号能量衰减的原因一是导体本身的电阻特性(conductor loss),
包括集肤效应(skin effect), 另一是介电物质的dielectric loss。
这两种因子在电磁理论分析传输线效应(transmission line ef……
标签:PCBLayoutandSI设计问答
PCB Layout and SI设计问答
本地下载

评论