资料介绍
EDA/PLD
验证你的板设计
Protel
DXP提供一个规则驱动环境来设计PCB，并允许你定义各种设计规则来保证你的板的完整
性。比较典型的是，在设计进程的开始你就设置好设计规则，然后在设计进程的最后用
这些规则来验证设计。
在教程中我们很早就检验了布线设计规则并添加了一个新的宽度约束规则。我们也
注意到已经由PCB板向导创建了许多规则。
为了验证所布线的电路板是符合设计规则的，现在我们要运行设计规则检查（
Design Rule Check ）（ DRC ）：
1 、 选择 Design > Board Layers （ 快捷键 L ），确认 System Colors 单元的
DRC Error Markers 选项旁的 Show 按钮被勾选，这样 DRC error markers
才会显示出来。
2、从菜单选择 Tools > Design Rule Check （ 快捷键T，D）。在 Design Rule
Checker 对话框已经框出了 on-line 和一组DRC选项。点一个类查看其所有原规则。
3、保留所有选项为默认值，点击 Run Design Rule Check
按钮。DRC将运行，其结果将显示在 Messages
面板。当然，你会发现晶体管的焊盘呈绿色高亮，表示有一个设计规则违反。
4、查看错误列表。它列出了在PCB设计中存在的所有规则违反。注意在 Clearance
Constraint
规则下列出了四个违反。在细节中指出晶体管Q1和Q2的焊盘违反了13mil安全间距规则。
[pic]
5、双击 Messages 面板中一个错误跳转到它在PCB中的位置。
通常你会在设计板、对布线技术和器件的物理属性加以重视之前设置安全间距约束
规则。让我们来分析错误然后查看当前的安全间距设计规则并决定如何解决这个问题。
找出晶体管焊盘间的实
我要上传