资料介绍
EDA/PLD
布线(Layout)是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个
系统的性能,大多数高速的设计理论也要最终经过 Layout
得以实现并验证,由此可见,布线在高速 PCB
设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况,分析其合理性,并
给出一些比较优化的走线策略。
主要从直角走线,差分走线,蛇形线等三个方面来阐述。
1. 直角走线
直角走线一般是PCB布线中要求尽量避免的情况,也几乎成为衡量布线好坏的标准之一,
那么直角走线究竟会对信号传输产生多大的影响呢?从原理上说,直角走线会使传输线
的线宽发生变化,造成阻抗的不连续。其实不光是直角走线,顿角,锐角走线都可能会
造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面:
一是拐角可以等效为传输线上的容性负载,减缓上升时间;
二是阻抗不连续会造成信号的反射;
三是直角尖端产生的EMI。
[pic]
传输线的直角带来的寄生电容可以由下面这个经验公式来计算:
C=61W(Er)[size=1]1/2[/size]/Z0
在上式中,C
就是指拐角的等效电容(单位:pF),W指走线的宽度(单位:inch),εr指介质的介电
常数,Z0就是传输线的特征阻抗。举个例子,对于一个4Mils的50欧姆传输线(εr为4.3
)来说,一个直角带来的电容量大概为0.0101pF,进而可以估算由此引起的上升时间变
化量:
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
通过计算可以看出,直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加,该处的阻抗将减小,于是会产生一定的信号反射现象,我们
可以根据传输线章节中提到