首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > 高速 PCB培训手记2(Allegro PCB SI的设计流程)

高速 PCB培训手记2(Allegro PCB SI的设计流程)

资料介绍
EDA/PLD

Allegro PCB SI  的设计流程包括如下六个步骤:
1.  Pre-Placement
2.  Solution Space Analysis
3.  Constraint-Driven Floorplanning
4.  Constraint-Driven Routing
5.  Post-Route DRC  
6.  Post-Route Analysis
Pre-Placement 
如图 9 所示先将芯片、接插件等按照设计要求预放置在板上。
[pic]  
图 9  预放置
Database Setup Advisor
     通过 Database Setup Advisor可以设置板的层叠方式、DC
网络、芯片和接插件的仿真模型等。
     第一步是定义板的层叠方式,如图 10
所示。板的层叠中需设置各层的材料、厚度、传输线的线宽、绝缘材料的介电常数、差
分传输线的间距,这些因素决定了各层传输线的阻抗。整个层叠的目的是各层的阻抗要
连续,而阻抗的值需控制到 50-75 欧姆的范围内,最好是 50
欧姆。如果阻抗不连续,则需要进一步修改。 
 [pic]
图 10 PCB 板的层叠方式
下一步定义 DC 网络的电位,如图 11 所示。 
[pic]  
图 11  定义 DC 网络的电位
    下一步定义分离器件和接插件,这些器件由系统创建仿真 model,如图 12
所示。
[pic]  
图 12  定义分离器件和接插件
接下来是与仿真关系最紧密的一步,即分配 SI 仿真模型(如图 13),要指定 IC 的
IBIS model,上一步定义的电阻、电容、I/O等可以由系统创建其仿真模型。 
 [pic]
图 13  指定 SI model
如果芯片厂商提供的 IBIS model 不完整,则需
标签:AllegroPCBSI设计流程)
高速 PCB培训手记2(Allegro PCB SI的设计流程)
本地下载

评论