首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > 单片机系统低功耗设计策略

单片机系统低功耗设计策略

资料介绍
单片机资料

     
在嵌入式应用中,系统的功耗越来越受到人们的重视,这一点对于需要电池供电的便携
式系统尤其明显。降低系统功耗,延长电池的寿命,就是降低系统的运行成本。对于以
单片机为核心的嵌入式应用,系统功耗的最小化需要从软、硬件设计两方面入手。  

    
    随着越来越多的嵌入式应用使用了实时操作系统,如何在操作系统层面上降低系
统功耗也成为一个值得关注的问题。限于篇幅,本文仅从硬件设计和应用软件设计两个
方面讨论。
    
    1 硬件设计  
    
    选用具有低功耗特性的单片机可以大大降低系统功耗。可以从供电电压、单片机
内部结构设计、系统时钟设计和低功耗模式等几方面考察一款单片机的低功耗特性。
    
    1.1 选用尽量简单的CPU内核  
    
    在选择CPU内核时切忌一味追求性能。8位机够用,就没有必要选用16位机,选择
的原则应该是“够用就好”。现在单片机的运行速度越来越快,但性能的提升往往带来功
耗的增加。一个复杂的CPU集成度高、功能强,但片内晶体管多,总漏电流大,即使进入
STOP状态,漏电流也变得不可忽视;而简单的CPU内核不仅功耗低,成本也低。
    
    1.2 选择低电压供电的系统  
    
    降低单片机的供电电压可以有效地降低其功耗。当前,单片机从与TTL兼容的5
V供电降低到3.3 V、3 V、2 V乃至1.8
V供电。供电电压降下来,要归功于半导体工艺的发展。从原来的3
μm工艺到现在的0.25、0.18、0.13 μm工艺,
CMOS电路的门限电平阈值不断降低。低电压供电可以大大降低系统的工作电流,但是由
于晶体管的尺寸不断减小,管子的漏电流有增大的趋势,这也是对降低功耗不……
单片机系统低功耗设计策略
本地下载

评论