IC测试技术——设计验证

IC测试技术——设计验证
Digital Circuit
Functional
Verification
本课程的目的:

1. 建立数字集成电路的测试概念与基本方法；

2. 测试是基于数字集成电路的功能；

3. 用于电路的功能设计阶段；

4. 对于数字集成电路而言，是前工序阶段，对前工序的
结果正确定进行测试验证；

5. 适用于FPGA或CPLD设计的功能电路测试;

6. 目标：解决testbench建立的问题
为什么要研究测试
1. 随着门电路数目和系统复杂性以指数倍增，在产品
设计中使工程师最费神的将会是：功能测试。

2. 硬件设计人员中间调查发现，60%到80%的时间是
花在测试上的。

3. 使得系统测试更加快捷和精确的关键在于工具的改
进和方法的革新

4. 测试方面缺乏成熟而系统的理论指导

5. 未来最好的测试方法将会是独立于开发工具的，以
便于随时采用更为先进的方法来进行测试
预备知识
1. 用VHDL和Verilog来对硬件设计进行功能测试，
至少要对其中的一种语言有基本的了解

2. 最好能有建立可综合(synthesizable)模型的经
验，并且能熟练使用VHDL或Verilog来进行模拟
(simulators)。

3. 对数字硬件设计有一个基本的了解
 第一章

什么是测试？
What is Verification ?
什么是测试？
一个验证某个设计的功能是否正确实现的过程。
在此处: 测试并不是一个或一系列的测试平台


本章主要内容
1. 测试的基本概念，包括其重要性和花费
2. 各种测试方法及其特点，检测和测试的区别
3. 测试对于设计方案再用的重要性
1.1 测试平台

对于VHDL和Verilog来说，测试平台是指为一种产生预
先设定的输入序列，然后观测响应的代