资料介绍
模拟技术论文
基于AD6644的中频数字处理模块的设计
摘要：ＡＤ６６４４是Ａｎａｌｏｇ
Ｄｅｖｉｃｅｓ公司推出的新型ＡＤＣ器件，具有精度高、转换速度快等特点，是当前
用于中频数字处理的优选器件。阐述了基于ＡＤ６６４４的数字接收系统的组成，并详
尽说明了中频数字处理模块及接口的设计。
关键词：Ａ／Ｄ转换 中频数字处理 数字信号处理器（ＤＳＰ）
随着高速Ａ／Ｄ转换技术和ＤＳＰ技术的发展，中频数字处理技术亦得到发展。中频
数字处理技术是提高现代通信接收机性能的重要技术之一。作为中频数字处理的核心器
件，早期的Ａ／Ｄ转换器由于速度和精度的限制，难以满足中频数字接收机高速数字化
的要求。本文将以基于软件无线电技术的差分跳频电台中频数字接收机为例，给出一种
基于新型ＡＤＣ器件－ＡＤ６６４４的中频数字处理模块的设计方案。
１ 系统总体结构设计
本方案的中频数字接收系统结构如图１所示。因差分跳频系统是一种异步跳频系统，
省去了同步电路，结构得以简化。该系统主要由射频前端、中频预处理和中频数字处理
三部分组成。系统主要功能为：工作在短波频段（２～３０ＭＨｚ），对跳频速率为５
０００跳／ｓ、带宽为２．５６ＭＨｚ的信号进行不低于１２ｂｉｔ的采样，以合适的
数据率送入ＤＳＰ，然后由ＤＳＰ完成各种算法处理。
射频信号先经过２～３０ＭＨｚ的前置滤波放大电路放大。为了有效抑制组合频率干
扰和副波道干扰，本系统的中频预处理部分采用高中频方案３。信号经滤波放大后，
再经二次下变频得到５．１２ＭＨｚ的低中频信号。该信号经带通滤波放大电路后，进
入Ａ／Ｄ采样。为了保证不发生频谱混叠，设计ＡＤＣ的采样速率为８倍于信号带宽，
即２０．４８ＭＨｚ。关于二中频选择及采样速率的确定，请参见参考文献３，这里
不再赘述。采样后的数据率达到１４ｂｉｔ×２０．４８ＭＨｚ＝２８６．７２Ｍｂｉｔ
／ｓ，经ＦＩＦＯ
我要上传