资料介绍
EDAPLD论文
3-DES算法的FPGA高速实现
摘要：介绍3-
DES算法的概要；以Xilinx公司SPARTANII结构的XC2S100为例，阐述用FPGA高速实现3-
DES算法的设计要点及关键部分的设计。
关键词：3-DES FPGA 高速实现
引 言
从技术角度讲，网络安全除了依赖安全的网络通信协议及应用协议外，更多地取决
于网络设备如交换机、路由器等所提供的加/解密功能。目前，基于DES算法的加/解密硬
件仍在广泛应用于国内卫星通信、网关服务器、机顶盒、视频传输以及其它大量的数据
传输业务中。
然而，随着密码分析技术的不断发展，超期服役的DES算法已被攻破，随即美国商业
部提出采用以Rijndael算法的AES作为新一代的加密算法。在不对原有应用系统作大的改
动的情况下，3-
DES算法有了很大的生存空间，被大量用来替换已不安全的DES算法。所以对3-
DES算法的高速实现，仍具有一定的实际应用意义。
1 3-DES算法介绍
1999年，NIST将3-DES指定为过渡的加密标准。3-
DES是DES的一个更安全的变形（关于DES算法的详细资料，可见参考文献[1]、[2]）。D
ES算法运算的框图如图1。其中S盒是3-
DES（DES）算法的心脏，靠它实现非线性变换。
dk(x)表示用DES算法对64位的位串的加密和解密，密钥为K；则64位的密文c是通过执行
下面的运算得到的：
其中K1、K2、K3是56位的DES密钥。
从密文c导出明文x的3-DES的解密过程是加密过程的反过程，其描述如下：
其结构如图2。
为了获得更高的安全性，三个密钥应该是互不相同的。这样，本质上就相当于用一
个长为168位的密钥进行加密。多年来，它在对付强力攻击时是比较安全的。对安全性需
要不那么高的数据，K1可以等于K3。在这种情况下，密钥的有效长度
我要上传