首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 默认的 Xilinx CPLD 设计

默认的 Xilinx CPLD 设计

资料介绍
这是和套件板一起发售的默认 CPLD 设计。 CPLD 有助于减少套件板上的跳线数量,并简化所有可能的 FPGA 配置存储器源的交互作用。CPLD 是用户可编程的,可用于定制应用,具有13至21个用户 I/O 引脚,并且除了需要的逻辑以外另外还有58个宏单元。了解更多信息,敬请参照Spartan-3E FPGA 入门套件用户指南的 XC2C64A CoolRunner-II? CPLD 部分。软件版本:ISE8.1i 所有特性:Xilinx CoolRunner-II CPLD [ 2008-06-02 08:45:26 ]
这是和套件板一起发售的默认 CPLD 设计。 CPLD 有助于减少套件板上的跳线数量,并简化所有可能的 FPGA 配置存储器源的交互作用。CPLD 是用户可编程的,可用于定制应用,具有13至21个用户 I/O 引脚,并且除了需要的逻辑以外另外还有58个宏单元。了解更多信息,敬请参照Spartan-3E FPGA 入门套件用户指南的 XC2C64A CoolRunner-II? CPLD 部分。
软件版本:ISE8.1i
所有特性:Xilinx CoolRunner-II CPLD

标签:XilinxCPLDFPGA
默认的 Xilinx CPLD 设计
本地下载

评论