首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > ASIC设计验证

ASIC设计验证

资料介绍
ASIC设计验证
用多片 FPGA 进行 ASIC 设计验证的分区和综合技术

本文将介绍,如何在专业的验证软件 Certify 的帮助下,实现快速有效的用多片 FPGA 来进行 ASIC 设
计验证。

前言
在现在复杂的 ASIC 设计中,校验(Verification)是最大的瓶颈。随着先进的半导体工艺技术不断前
进,随之带来的是 ASIC 设计规模和设计复杂度的飞速增长, 这使得传统的软件仿真工具已经无法完全解决
验证的问题。而且随着越来越多的需要处理大量实时数据的应用(如视频)出现,验证技术就要求能够在
接近实时频率的条件下进行验证。现在越来越多的 ASIC 设计者自己设计 FPGA 验证板来进行 ASIC 设计验
证。用 FPGA 验证 ASIC 的好处是可以使软件的开发调试和 ASIC 的开发调试并行的进行。
ASIC 的设计者在用 FPGA 做验证和调试的时候会面临很多挑战。一个最大的问题就是即使是:最大
容量的 FPGA 和复杂的 ASIC 相比还是太小。这意味着设计者必须把他们的 ASIC 设计分割到几块 FPGA 中。
在作分割和 FPGA 综合的时候,没有工具帮他们做出好的分割决定,也很难确定验证板的参数和设计。这
样设计者只能单调乏味的在分割、综合、板上实现几个步骤中重复,浪费大量的时间。
Certify 是 SYNPLICITY 公司的新一代设计软件,它就是针对用 FPGA 做 ASIC 验证的设计。Certify
结合了 RTL 多片分割和业界最好 FPGA 综合技术。它是业界的第一个也是唯一一个针对使用多片 FPGA 做
ASIC 验证的设计工具。

SOC(片上系统)ASIC 的验证方法
ASIC 设计者面临着一系列的压力。他们的设计要达到最高的集成度,并且……
ASIC设计验证
本地下载

评论