Verilog HDL语法参考

Verilog HDL语法参考
下载



附录 语 法 参 考
本附录提供了 Verilog HDL 语言的所有语法。

关键词
以下是 Verilog HDL 硬件描述语言的关键词。注意，只有小写的名字才是关键词。
always and assign
begin buf bufif0 bufif1
case casex casez cmos
deassign default defparam disable
edge else end endcase endmodule
endfunction endprimitive endspecify endtable endtask
event
for f o rc e f o re v e r fork function
highz0 highz1
if ifnone initial in