首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > 基于DSP的信道译码算法优化

基于DSP的信道译码算法优化

资料介绍
基于DSP的信道译码算法优化

基于DSP的信道译码算法优化
摘要:在DSP上移植算法,代码优化程度成为提高系统性能、缩短开发周期的瓶颈。同时
针对复杂算法在DSP上的实现,也产生很多优化策略、方法。本文以在数字通信系统中应
用广泛的Viterbi算法为例,简述Viterbi算法的基本原理和目标处理器(TMS320C6211)
的处理能力;介绍C6000软件编程及优化的步骤,并提出一些具体的优化策略和技巧。

    关键词:Viterbi算法 TMS320C6000 优化
虽然Texas
Instrument推出的C6000系列DSP使对信号处理的能力显著提高,但对信息处理能力要求
的不断提升使提对DSP程序的优化越来越成为DSP开发工作中非常重要的环节。本文讨论
2Mbps视频数据流的Viterbi算法的移植与优化策略、技巧。
1 Viterbi算法原理简介
Viterbi译码算法是由Viterbi于1967年提出的一种最大似然译码方法,译码器根据接
收序列R按最大似然准则力图找出正确的原始码序列。随着大规模集成电路技术的发展,
采用Viterbi算法的卷积编码技术已成为广泛应用的纠错方案。Viterbi译码过程可用状
态图表示,图1表示2个状态的状态转移图。Sj,t和Sj+N/2,t表示t时刻的两个状态。在t
+1时刻,这两个状态值根据路径为0或者1,转移到状态S2j,t+1和S2j+1,t+1。每一种可
能的状态转移都根据接收到的有噪声的序列R计算路径度量,然后选择出各个状态的最小
度量路径(幸存路径)。Viterbi算法就是通过在状态图中寻找最小量路径向前回溯L步
,最后得到的即为译码输出。
在卷积码(n,k,m)表示法中,参数k表示每次输入信息码位数,n表示编码的输出卷
积码位数,m称为约束长度(一些书中采用k=m+1为约束长度,也可称(2,1,2)码网格
图,r=k/n称
基于DSP的信道译码算法优化
本地下载

评论