首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > 时序设计3

时序设计3

资料介绍
时序设计3


[pic]第四章 时序电路


Sequential Circuits

4.32 同步时序电路设计(书页163-168)
同步时序电路设计是其分析的逆过程,是根据对电路逻辑功能的要求设计出具体
的时序逻辑电路。
同步时序电路是由触发器和组合逻辑构成,其设计就是选择触发器和寻找组合电
路,并将二者有机连接构造出满足设计要求的时序逻辑电路的过程。


设计步骤
组合逻辑电路设计要求是用真值表表述的,与其对应,时序电路设计要求用状态
表(或状态图)表述。一旦得到了状态表,我们便可以用组合电路的设计方法导出输出
方程和激励方程并进而画出逻辑图。所以,同步时序电路设计的关键是找状态表。找状
态表的过程就是设法把文字描述的设计要求转化为状态表,这是非常重要的第一步。
1.
据设计要求建立原始状态表。由于其可能包括多余状态,故称之为原始状态表。
如首先得到状态图,将其转化为状态表。
2. 状态化简。消除原始状态中的多余状态,得到简化状态表。
3. 状态分配。将字符表示的状态指定一个二元代码,得到代码形式状态表。
4. 选择触发器类型。
5. 据简化的代码形式状态表导出触发器的简化激励函数。
6. 根据简化的代码形式状态表导出电路的简化输出函数。
7. 画出逻辑图。
8. 自启动检查。
[pic]

在实际工作中,完成逻辑设计后,还应利用计算机辅助设计进行逻辑模拟,验证设计的
正确性。(略)


建立状态图和状态表
情况简单,可直接建立状态表。
情况复杂,先建立状态图,再转化为状态表。
状态图必须准确地
时序设计3
本地下载

评论