资料介绍
计数器1
第5章 通用时序电路模块及应用
5.4 计数器
➢
计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。
➢
计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计
数器具有清0、使能、加载等功能。
➢
在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数
器强调数据序列变化,其在数字系统的操作控制方面有重要应用。
➢ 计数器的输入时钟:1.时钟源;2.其它脉冲源。间隔可相等或随机。
➢ 同步计数器:其触发器具有共同时钟,
异步计数器。其部分或全部触发器不具有共同时钟,一般来自其它触发器输出
跳变。
➢ 计数器状态改变主要取决于计数器的当前状态。
➢ 按状态序列变化规律,计数器可分为二进制和非二进制计数器。
5.4.1异步二进制计数器
二进制计数器:状态按二进制数序列变化。
计数范围:决定于触发器个数,n个触发器构成计数器可二进计数0-2n-1。
加减法计数器:计数序列二进增加或减少。
例:4位二进加减计数器。
计数序列:
| |加计数 | |减计数 | |
| |Q3Q2Q1Q0 |十进数 |Q3Q2Q1Q0 | |
|0 |0 0 0 0 |0 |1 1 1 1 |15 |
|1 |0 0 0 1 |1 |1 1 1 0 |14 |
|2 |0 0 1 0