利用Cadence Allegro进行PCB级的信号完整性仿真

利用Cadence Allegro进行PCB级的信号完整性仿真
5现 代 电 子 技 术 6 年 第 期 总 第 期 仿真与测试

收稿日期



利用 Cad ence Alleg ro 进行 PCB 级的信号完整性仿真
Sig nal Integ rity Sim ulation with Alleg ro for PCB Board D esig n


李 新 张 琳

西安电子科技大学 西安 西安大唐电信有限公司 西安
c c ¤ c



摘 要 在高速 ° 设计过程中 仅仅依靠个人经验布线 往往存在巨大的局限性 " 利用 的 软件
包对电路进行 ° 级的仿真 可以最优化线路布局 极大地提高电路设计质量 从而缩短设计周期 " 本文结合作者的
实际设计经验 介绍使用 的一般步骤并列举在使用过程中所发现的一些问题 "
关键词 高速 ° 布线 文件转换 信号完整性仿真


随着信息宽带化和高速化的发展 以前的低速