一种基于移位寄存器的CAM的Verilog HDL实现

一种基于移位寄存器的CAM的Verilog HDL实现

一种基于移位寄存器的CAM的Verilog HDL实现

----------------------------------------------------------------------------
----
摘要：一种利用Verilog
HDL设计CAM的方案，该方案以移位寄存器为核心，所实现的CAN具有可重新配置改变字长
、易于扩展、匹配查找速度等特点，并在网络协处理器仿真中得到了应用。
关键词：CAM 移位寄存器 Verilog HDL
CAM （Content Addressable
Memory，内容可寻址存储器）是一种特殊的存储阵列。它通过将输入数据与CAM中存储的
所有数据项同时进行比较，迅速判断出输入数据是否与CAM中的
存储数据项相匹配，并给出匹配数据项的对应地址和匹配信息。CAM以其高速查找、大容
量等特点而被广泛地应用于电讯、网络等领域。
本文介绍一种用Verilog
HDL设计CAM的方案。该方案以移位寄存器为核心，具有可重新置改变字长、易于扩展、
匹配查找速度快等特点。
1 CAM功能描述
[pic]
CAM的基本框图如图1所示。
与RAM相似，CAM是将数据项存储在一个阵列中。每个数据项的位数叫做字宽，CAM中所有
数据项的条数叫做CAM的深度。通过字宽和深度可以表征CAM中容量。
在
写CAM模式（配置）时，WRITE_E信号有效，MATCH_E信号无效，此时通过地址线ADDR选择
DATA_IN输入的数据将要被写放哪一个单元；
在读CAM模式（查找匹配）时，WRITE_E信号无效，MATCH_E信号有效，CAM将不使用地址
线，而是直接将DATA_IN读入的数据与CAM中
存储的各条数据项进行并行比较。如果