基于FPGA的多种形式分频的设计与实现

基于FPGA的多种形式分频的设计与实现

基于FPGA的多种形式分频的设计与实现
 
摘 要：
本文通过在QuartursⅡ开发平台下，一种能够实现等占空比、非等占空比整数分频及半整
数分频的通用分频器的FPGA设计与实现，介绍了利用VHDL硬件描述语言输入方式，设计
数字电路的过程。

关键词：FPGA；VHDL硬件描述语言；数字电路设计；分频器
引言
分频器是数字系统设计中的基本电路，根据不同设计的需要，我们会遇到偶数分频、奇
数分频、半整数分频等，有时要求等占空比，有时要求非等占空比。在同一个
设计中有时要求多种形式的分频。通常由计数器或计数器的级联构成各种形式的偶数分
频及非等占空比的奇数分频，实现较为简单。但对半整数分频及等占空比的奇
数分频实现较为困难。本文利用VHDL硬件描述语言，通过QuartusⅡ3.0开发平台，使用A
ltera公司的FPGA，设计了一种能够满足上述各种 要求的较为通用的分频器。
一、电路设计

采
用FPGA实现半整数分频器，可以采用以下方法：设计一个模N的计数器，再设计一个脉冲
扣除电路，每来两个脉冲扣除一个脉冲，即可实现分频系数为N-
0.5的分频器。脉冲扣除电路由异或门和一个2分频器构成。本设计在半整数分频器原理
的基础上，对异或门加一个使能控制信号，通过对异或门和计数器计数状
态值的控制，实现同一个电路完成多种形式分频，如图1所示。

[pic]
二、VHDL语言的实现

现通过设计一个可以实现8.5分频，等占空比的17分频，2、4、8、16、32分频，及占空
比为1∶8和4∶5的9分频等多种形式分频的分频器，介绍该通用分频器的FPGA实现。
由图1所示的电路原理图可知，分频器由带使能端的异或门、模N计数器和一个2分频器组
成，本设计用D触发器来完成2分频的功能，实现方法是：将触发器的Q
反输出端反馈回输入端D，将计数器的一个计数输出端作为D触发器的时钟输入端。各功