衰落信道帧同步电路设计与实现

提出了一种适合于短波信道的数字传输系统帧同步电路设计方案,利用容差技术和非容差技术相结合实现了帧同步码检测.改进了传统保护模块,使得帧同步搜捕时间缩短了一个帧周期.


衰落信道帧同步电路设计与实现
周阳１，周俊２，杨瑞娟３・４
（１．空军雷达学院研究生管理大队，湖北武汉４３００１９；
２．空军雷达学院科研部，湖北武汉４３００１９；
３．空军雷达学院信息与指挥自动化系，湖北武汉４３００１９；
４．华中科技大学图象所，湖北武汉４３００７３）


摘要：提出了一种适合于短波信道的数字传输系统帧同步电路设计方案，利用容差技术和非
容差技术相结合实现了帧同步码检测。改进了传统保护模块，使得帧同步搜捕时间缩短了一个帧周期。
关键词：短波信道容差技术保护模块硬件描述语言

同步是数字通信系统中的一个重要问题。帧同步电 将同步信号输入到帧同步码检测模块作为其容差和非
路设计的好坏直接影响数据的解调质量，甚至影响整个 容差控制信号。控制模块根据输入信号的相关信息产生
通信系统的性能。本文结合实际设计出～种适用于衰落 帧时标发生器的置位信号，调整帧时标发生器中时标产
信道的快速搜捕帧同步电路。该设计采用全局时钟控制 生的时刻，从而完成一轮新的同步。
每个触发器，避免了累积时延以及毛刺的产生，增强了整 １．２同步容差
体设计的可靠性；同时利用Ｍｅａｌｙ状态机改进了传统保 同步容差是容许“一定程度”的帧标识误码的标志，
护模块，使帧同步搜捕时间缩短了至少一帧周期时间；并 以容差门限表示。在同步状态时，希望尽可能不漏掉帧
且在帧同步码检测模块中，利用容