一种高速低压低静态功耗欠压锁定电路

针对传统欠压锁定电路功耗大、阈值电压高的缺点,提出了一种低电压低静态功耗快速响应欠压锁定电路.


一种高速低压低静态功耗欠压锁定电路
孔令荣，曾子玉，邹雪城
（华中科技大学电子科学与技术系，湖北武汉４３００７３）


摘要：针对传统欠压锁定电路功耗大、阈值电压高的缺点，提出了一种低电压低静态功耗快速
响应欠压锁定电路。
关键词：ＣＭＯＳ欠压保护欠压锁定ＵＶＬＯ集成电路


在ＤＣ―ＤＣ电源管理芯片中，电压的稳定尤为重要， 载能力；ＰＭＯＳ开关管ＭＰｌ构成正反馈回路，可以实现
因此需要在芯片内部集成欠压锁定电路来提高电源的 电路的迟滞功能，防止电路在ｙ啊的阈值附近振荡，增

可靠性和安全性。对于其它的集成电路，为提高电路的 加系统的稳定性。调整Ｒ２、Ｒ３、Ｒ４的大小可实现不同阈

可靠性和稳定性，欠压锁定电路同样十分重要。 值和迟滞量的ｙｏｃ欠压保护。

传统的欠压锁定电路要求简单、实用，但忽略了欠 欠压锁定电路结构简单，工作电压范围宽，适应性

压锁定电路的功耗，使系统在正常工作时，仍然有较大 强，且无需额外的基准电压【２】，因此有着广泛的应用。电
的静态功耗，这样就降低了电源的效率，并且无效的功 路正常工作时，ＭＮｌ导通，流过Ｒ１的电流，ｌ作为比较
耗增加了芯片散热系统的负担，影响系统的稳定性。 器的灌电流，全部流经ＭＮｌ到地。为使电路性能可靠，
基于传统的欠压锁定