LOG算子在FPGA中的实现

介绍了一种高斯一拉普拉斯(LOG)算子在FPGA中的实现方案,并通过对一幅bmp图像的处理,论证了在FPGA中实现的LOG算子的图像增强效果.


ＬＯＧ簧子在ＦＰＧＡ由硇实项
祁艳杰１・２
（１．电子科技大学电子工程学院。四川成都６１００５４；
２．太愿辩技大学电子工程学院，山西太原０３∞２４）

摘要：介绍了一种高斯一拉普拉斯（ＬｏＧ）算子在ＦＰＧＡ中的实现方案，并通过对一幅ｂｍｐ图像的
处理，论证了在ＦＰＧＡ中实现的硝Ｇ葬予的图像增强效装。
关键词：高斯～拉普拉斯（ＬｏＧ）ＦＰＧＡ Ｖｅｒｉｌｏｇ



莲像增强处理的臣的是改善源瑶像的“视觉效果” ｉ１ ２ ｛１

（包括人和机器“视觉”），针对给定图像的应用场合，有
高斯算子可以用３×３的模板古｝２ ４
２｜来赛
目的地强调图像的整体或局部特