首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 基于CPLD的片内振荡器设计

基于CPLD的片内振荡器设计

资料介绍
一种通用的基于CPLD的片内振荡器的设计方法,其振荡频率能在一定范围内调整.本设计使基于CPLD的片上系统设计无需外部时钟源,加大了系统的集成度并降低了设计成本.


基于CPLD的片内振荡器设计
时伟1,王福源1,路铃2
(1.郑州大学信息工程学院,河南郑州450052;
2.郑州航空工业管理学院计算机科学与应用系,河南郑州450015)

摘要:一种通用的基于CPLD的片内振荡器的设计方法,其振荡频率能在一定范围内调整。本设
计使基于CPLD的片上系统设计无需外部时钟源,加大了系统的集成度并降低了设计成本。
关键词:片内振荡器复杂可编程逻辑器件片上系统


在绝大部分数字系统设计中,时钟是不可或缺的部 移植,使一些基于CPLD的片上系统(SoC)设计无需使
分,通常采用外接有源或者无源振荡器来提供时钟信号。 用外部时钟信号源,从而降低设计成本和难度,增加
外接时钟的优点是性能稳定,设计简便;缺点是会增加电 系统集成度。通过在Altera公司的MAx7000系列

路板面积,而且高频设计时对电路板布线和加工的要求比 EMP7128LC84―15芯片上的实验说明实现的方法。实验
较严格,可能增加系统成本和设计难度。基于可编程逻辑 实现的频率范围在8MHz一62MHz。……
基于CPLD的片内振荡器设计
本地下载

评论