首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 模拟IC/电源 > 一种新型H.264 CABAC编码器硬件结构设计

一种新型H.264 CABAC编码器硬件结构设计

资料介绍
提出一种基于H.264的上下文自适应二进制算术编码器硬件设计方法.本设计中包含一个由二进制化以及上下文模型组成的14组并行上下文对产生器,一个抓取邻近区块数据的三级流水线结构以及一个内含前馈处理且融合三种模式的四级流水线结构的算术编码器.该算术编码器可以一个时钟处理一个位元;整个设计平均每个时钟处理0.77个位元.
集成电路应用



一种新型H.264 CABAC编码器硬件结构设计
何俊。王阳明
(西南科技大学信息工程学院,四川621000)


摘要:提出一种基于H.2“的上下文自适应二进制算术编码器硬件设计方法。本设计中包含一
个由二进制化以及上下文模型组成的14组并行上下文对产生器。一个抓取邻近区块数据的三级流水
线结构以厦一个内含前馈处理且融合三种模式的四级流水线结构的算术编码器。该算术编码器可以
一个时钟处理一个位元;整个设计平均每个时钟处理O.77个位元。
关键词:上下文自适应CABAC H.264,AVC语法元素


A hardware context―based adaptiVe

binaIy arithmetic encoder based on H.264 adVanced Video cod……
一种新型H.264 CABAC编码器硬件结构设计
本地下载

评论