资料介绍
对于130um及以下的设计，尽管通过了比如设计规则检查（DRC）和版图/电路的对照检查（LVS），但是由于纳米工艺技术固有的电学方面的效应，也可能不能按照预想的功能工作。所以，纳米设计在设计完成（Sign-Off），交付数据（Tapeout）之前需要额外的验证。例如，纳米级电路中，信号是沿着又高又薄的金属线传输的，而剧烈的电学环境损害着信号的完整性。如果信号完整性（SI）和其它电学效应不能得到有效的控制，很可能造成一个设计的低性能，低成品率，甚至功能上失效。在生产之后发现的任何失效都会造成更换造价昂贵的掩膜版以及造成产品投入市场的时间的滞后。因此，今天几乎所有的设计都需要纳米验证，以确保不同的电学效应对电路功能和性能的影响在交付数据之前都得到分析。
我要上传